(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-298623

(43)公開日 平成7年(1995)11月10日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

H02M 7/48

C 9181-5H

庁内整理番号

F 9181-5H

M 9181-5H

7/5387

9181 -5H

審査請求 未請求 請求項の数3 OL (全 9 頁)

(21)出願番号

特願平6-80162

(71)出願人 000003078

株式会社東芝

(22)出願日

平成6年(1994)4月19日

神奈川県川崎市幸区堀川町72番地

(72)発明者 金崎 庄治

東京都府中市東芝町1番地 株式会社東芝

府中工場内

(72)発明者 宮崎 聖

東京都府中市東芝町1番地 株式会社東芝

府中工場内

(74)代理人 弁理士 則近 憲佑


(54) 【発明の名称】 中性点クランプ式インパータ

(57)【要約】

【目的】 過電流保護を行うときに、中性点電位にクランプするスイッチ素子を過電圧から保護すること。

【構成】 交流出力の電流が所定値を越えるとき、前記 正側アームと負側アームの直流電圧源側に接続されたス イッチ素子S1 . S4 をオフすると共に交流出力側に接 続されたスイッチ素子S2 , S3 のスイッチング状態を 接続させる過電流保護手段18, 19を設けたもの。

BEST AVAILABLE COPY



20



【特許請求の範囲】

2組のスイッチ素子の直列回路で成る正 【請求項1】 側アームと負側アームを直列接続して直流電圧源の正負 間に接続すると共に正側アームと負側アームの接続点か ら交流出力を得るブリッジ回路を備え、前記正側アーム と負側アームの2組のスイッチ素子の直列接続点を前記 直流電圧源の中性点電位にクランプするダイオードをそ れぞれ接続した中性点クランプ式インバータにおいて、 交流出力の電流が所定値を越えるとき、前記正側アーム と負側アームの直流電圧源側に接続されたスイッチ素子 10 をオフすると共に交流出力側に接続されたスイッチ素子 のスイッチング状態を継続させる過電流保護手段を設け たことを特徴とする中性点クランプ式インバータ。

【請求項2】 2組のスイッチ素子の直列回路で成る正 側アームと負側アームを直列接続して直流電圧源の正負 間に接続すると共に正側アームと負側アームの接続点か ら交流出力を得るブリッジ回路を備え、前記正側アーム と負側アームの2組のスイッチ素子の直列接続点を前記 直流電圧源の中性点電位にクランプするダイオードをそ れぞれ接続した中性点クランプ式インバータにおいて、 正あるいは負の交流半波電圧を出力させるための正ある いは負のPWM信号のオン/オフ指令に応じて前記正側 アームあるいは前記負側アームの直流電圧源側に接続さ れたスイッチ素子をオン/オフすると共に、前記負側ア ームあるいは前記正側アームの交流出力側に接続された スイッチ素子をオフ/オンするゲート信号を出力するゲ ート駆動部を備え、交流出力の電流が所定値を越えると き、直流電圧源側に接続されたスイッチ素子をオフする と共に一定時限後に交流出力側に接続されたスイッチ素 子をオンにする過電流保護手段を設けたことを特徴とす 30 る中性点クランプ式インバータ。

【請求項3】 2組のスイッチ素子の直列回路で成る正 側アームと負側アームを直列接続して直流電圧源の正負 間に接続すると共に正側アームと負側アームの接続点か ら交流出力を得るブリッジ回路を備え、前記正側アーム と負側アームの2組のスイッチ素子の直列接続点を前記 直流電圧源の中性点電位にクランプするダイオードをそ れぞれ接続した中性点クランプ式インバータにおいて、 正あるいは負の交流半波の電圧基準と正あるいは負の電 圧範囲のパルス幅変調波を比較して正あるいは負の交流 40 半波電圧を出力させる PWM信号を出力する PWM制御 手段と、該PWM信号のオン/オフ指令に応じて直流電 圧源側のスイッチ素子をオン/オフすると共に、交流出 力側のスイッチ素子をオフ/オンするゲート駆動部と、 交流出力の電流が所定値を越えるとき、前記正あるいは 負の交流半波の電圧基準を零にする過電流保護手段を設 けたことを特徴とする中性点クランプ式インバータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、中性点クランプ式イン 50 NがHIGHになった時点で入力端子CKのクロックパ

バータ (以下、NPC (Neutral Point Clampd) インバー ータ)に係り、特にゲート駆動部を改良したNPCイン バータに関するものである。

[0002]

【従来の技術】NPCインバータとして、図4に示す構 成のものがあり、その概要を以下に説明する。交流電源 1の交流電圧がコンバータ2により直流電圧VP - VN に変換され、コンデンサ3、4により平滑されると共に 中性点電位Vc を得、インバータ5により交流電圧Uー V-Wに変換して交流電動機6を駆動する。インバータ 5のスイッチ素子は各相毎にゲート駆動部18、19によっ てオン、オフ制御される。図4のゲート駆動部は1相分 を代表して示したものである。電圧基準出力部10のコン トローラ10aには、速度基準N*が入力され速度検出部 7によって検出される交流電動機6の速度Nと比較され 電流基準を生成し、該電流基準は電流検出器8によって 検出される電流 I と比較され交流の電圧基準 Vref を生 成し、正負分離部106で正極性と負極性の電圧基準信号 Vref-P とVref-N に分離して出力される。これらの信 号は、コンパレータ16と17によってキャリア発生部15か ら出力される三角波の変調波CAR-P、CAR-Nと 比較されパルス幅変調されたPWM信号GATE13、G ATE42に変換されゲート駆動部18と19に入力される。 なお発振器14は、制御クロックCLKを発生する。 PW M信号GATE13とGATE42は半周期間だけ交互にP WM信号を出力し、PWM信号を出力しない半周期間は オフ指令を出力する。ゲート駆動部18と19はPWM信号 がオン指令のとき、オンのゲート信号GATE1とGA TE4を出力すると同時にオフのゲート信号GATE3 とGATE2を出力し、PWM信号がオフ指令のとき、 ゲート信号GATE1とGATE4はオフとなりGAT E3とGATE2はオンとなる。

【0003】従って、インバータ5が正の交流半波電圧 を出力する期間は、スイッチ素子S2 がオン、スイッチ 素子S4 がオフとなりスイッチ素子S1 とS3 が互いに 補完しながらオン、オフしてVP -VC の電圧範囲でパ ルス幅変調された正の交流半波電圧を出力する。また、 インバータ5が負の交流半波電圧を出力する期間は、ス イッチ素子S1 がオフ、スイッチ素子S2 がオンとな り、スイッチ素子S3 とS4 が互いに補完しながらオ ン、オフしてVC - VN の電圧範囲でパルス幅変調され た負の交流半波電圧を出力する。過電流検出部9は電流 検出器8の検出信号Ⅰが所定値を越えると過電流検出信 号〇〇を出力し、ゲート駆動部18、19はこの過電流検出 信号OCによりゲート信号GATE1~4を一斉にオフ 状態とし、保護動作を行う。

【0004】上記従来のゲート駆動部18の詳細構成を図 5 (a) に示す。図5 (a) において、71と72は遅れ時 間Td を持たせるためのタイマカウンタで、入力端子I

ルスのカウントを開始させ予定されたカウント値に達し た時点で出力端子OUTをHIGHとし、入力端子IH がLOWになると直ちに出力端子OUTをLOWにす る。73と74は最小パルス幅 Tmin を確保するためのタイ マカウンタで、入力端子INがHIGHになった時点で 直ちに出力端子OUTをHIGHにすると同時に入力端 子CKのクロックパルスのカウントを開始させ、予定さ れたカウント値に達するまでは入力端子INがLOWに なっても出力端子OUTをHIGHに保つ。

にPWM信号GATE13が入力されると、タイマカウン タ71はGATE13の立上り時点でクロックパルスCLK のカウントを開始し予定されたカウント値に達するまで の遅れ時間Td を持った信号GATE1Aを出力する。 過電流検出信号OCは通常1(HIGH)となってお り、アンド回路75の出力GATE1BはGATE1Aと 同じ信号となる。タイマカウンタ73はGATE1Bの立 上り時点でクロックパルスCLKのカウントを開始する と同時にゲート信号GATE1を1(HIGH)とし、 予定されたカウント値に達するまでの最小パルス幅Tmi 20 n を経過した時点でGATE1Bが0 (LOW) になる と直ちにゲート信号GATE1をO(LOW)にする。 【0006】一方、PWM信号GATE13はノット回路 77を介して反転されたPWM信号GATE13Bとなり、 タイマカウンタ72に入力され、前述と同様に遅れ時間 T d を持った信号GATE3Aとなり、タイマカウンタ74 を介してゲート信号GATE3が出力され、図5 (b) に示すようにGATE1とGATE3は互いに補完関係 となって動作する。

【0007】なお、最小パルス幅Tmin は、スイッチ素 30 子に並列接続されるスナバコンデンサの充電電荷を放電 させるために設けられている。このような状態で運転し ているとき、過電流検出信号OCがO(LOW)になる と、アンド回路75と76の出力信号GATE1BとGAT E3Bは共に0(LOW)となりゲート信号GATE1 とGATE3は共に0(LOW)となる。この場合、図 5 (b) に示すように、GATE1Bが1 (HIGH) になった直後 t 2 にOCが 0 (LOW) になるとGAT E1Bは直ちにO(LOW)になるがGATE1は最小 パルス幅Tmin を経過してO(LOW)となって、過電 40 流保護を行う。

【0008】また、GATE3Aが1 (HIGH) とな っている時点t1においてOCが0(LOW)になると GATE3Bは直ちにO(LOW)になり、GATE3 は最小パルス幅を経過してO(LOW)となり過電流保 護を行う。

[0009]

【発明が解決しようとする課題】しかし、従来の過電流 保護では、電流をしゃ断するタイミングによってスナバ コンデンサの電圧が上昇し、スイッチ素子を過電圧によ 50

り損傷する危険がある。例えば、図6 (a) に示すよう に、スイッチ素子S1 とS2 を介して電流 i が流れてい る時点で過電流が検出されたとき、スイッチ素子 S1が オフして電流がしゃ断され、しゃ断直後に図6(b)に 示す主回路の浮遊インダクタンスによる放電電流経路が 形成され、ダイオードDS1を介してスナバコンデンサ CS1 に充電電流が流れる。この充電電流によりスナバ コンデンサCS1 の電圧が上昇し、スイッチ素子S1 の アノード、カソード間電圧VSIは図8(a)に示すよう 【0005】上記構成において、図5(b)に示すよう 10 に上昇し、最終的にはVpとなる。また、図7(a)に 示すように、中性点からダイオードとスイッチ素子S2 を介して電流iが流れている時点で過電流が検出された とき、スイッチ素子S2 がオフして電流 i がしゃ断さ れ、その直後に、図7 (b) に示すように、主回路の浮 遊インダクタンスによる放電電流が流れ、ダイオードD S2を介してスナバコンデンサCS2 に充電電流 i 1 が流 れる。この充電電流ilによりスナバコンデンサCS2 の電圧が上昇し、スイッチ素子S2 のアノード、カソー ド間電圧VS2は図8(b)に示すように上昇する。そし てVN を越えると、電源側の中性点とスイッチ素子S2 間の浮遊インダクタンスによる放電電流はスナバコンデ ンサCS1 と抵抗RSIを介して分流し、スナバコンデン サCS1 の充電電荷が放電され、スイッチ素子S1 のア ノード、カソード間電圧VS1は図8(b)に示すように Vpの電圧から減少する。この結果、スイッチ素子 S1 とS2 の負担電圧にアンバランスが生じ、スイッチ素子

> 【0010】本発明は、上記の問題を解決しようとして なされたもので、その目的とするところは、過電流保護 を行うときに、中性点電位にクランプするスイッチ素子 が電流をしゃ断しないようにして過電圧から保護するよ うにした中性点クランプ式エンバータを提供することに ある。

S2 を過電圧により損傷する危険がある。

[0011]

【課題を解決するための手段】上記目的を達成するた め、本発明は、2組のスイッチ素子の直列回路で成る正 側アームと負側アームを直列接続して直流電圧源の正負 間に接続すると共に正側アームと負側アームの接続点か ら交流出力を得るブリッジ回路を備え、前記正側アーム と負側アームの2組のスイッチ素子の直列接続点を前記 直流電圧源の中性点電位にクランプするダイオードをそ れぞれ接続した中性点クランプ式インバータにおいて、 次のような手段を設ける。

- (1)請求項1の発明として、交流出力の電流が所定値 を越えるとき、前記正側アームと負側アームの直流電圧 源側に接続されたスイッチ素子をオフすると共に交流出 力側に接続されたスイッチ素子のスイッチング状態を継 続させる過電流保護手段を設ける。
- (2)請求項2の発明として、正あるいは負の交流半波 電圧を出力させるための正あるいは負のPWM信号のオ

ン/オフ指令に応じて前記正側アームあるいは前記負側アームの直流電圧源側に接続されたスイッチ素子をオン/オフすると共に、前記負側アームあるいは前記正側アームの交流出力側に接続されたスイッチ素子をオフ/オンするゲート信号を出力するゲート駆動部を備え、交流出力の電流が所定値を越えるとき、直流電圧源側に接続されたスイッチ素子をオフすると共に一定時限後に交流出力側に接続されたスイッチ素子をオンにする過電流保護手段を設ける。

(3)請求項3の発明として、正あるいは負の交流半波 10 の電圧基準と正あるいは負の電圧範囲のパルス幅変調波を比較して正あるいは負の交流半波電圧を出力させる P WM信号を出力する P WM信号を出力する P WM信号を出力する P WM信号を出力する P WM信号のオン/オフ指令に応じて直流電圧源側のスイッチ素子をオン/オフすると共に、交流出力側のスイッチ素子をオン/オフするど中ト駆動部と、交流出力の電流が所定値を越えるとき、前記正あるいは負の交流半波の電圧基準を零にする過電流保護手段を設ける。

[0012]

【作用】

(1)請求項1の発明は、過電流になったとき、前記過電流保護手段によって、正側アームと負側アームの直流電圧源側のスイッチ素子により過電流をしゃ断し、交流出力側のスイッチ素子のスイッチング状態をその時点の状態で継続させ、結果として交流出力側のスイッチ素子では電流をしゃ断しないようにする。

(2)請求項2の発明は、過電流になったとき、前記過電流保護手段によって、正側アームと負側アームの直流電圧源側のスイッチ素子により過電流をしゃ断すると共に交流出力側のスイッチ素子をオンにして、交流出力側 30のスイッチ素子では電流をしゃ断しないようにする。

(3) 請求項3の発明は、過電流になったとき、前記過電流保護手段によって電圧基準が零にされ、PWM制御手段から出力されるPWM信号をオフ指令とする。これによりゲート駆動部は、正側アームと負側アームの直流電圧源側のスイッチ素子により過電流をしゃ断すると共に交流出力側のスイッチ素子では電流をしゃ断しないようにする。

[0013]

【実施例】本発明の請求項1に対応する実施例を図1 (a)に示す。本実施例は、図4に示す中性点クランプ式インバータのゲート駆動部18の詳細構成を示したもので、タイマカウンタ71~74は従来と同じものであるがその周辺回路が異なっている。すなわち、アンド回路78が新たに設けられ、過電流検出信号OCが0(LOW)になったとき、タイマカウンタ72のクロックパルスの入力を禁止する構成としている。

【0014】上記構成において、OCが1 (HIGH) のとき、ゲート駆動部は従来と同様に動作する。ここで 図1 (b) に示すように、GATE1Aが1 (HIG H)に立上った直後 t 2 にOCが 0 (LOW)になるとGATE 1 Bは直ちに 0 (LOW)となり、GATE 1 はタイマカウンタ73の作用により最小パルス幅Tminを経過して 0 (LOW)となり、スイッチ素子 S 1 をオフにして過電流をしゃ断する。また、t 2 以後タイマカウンタ72のクロックパルスが禁止されGATE 3 Aは 0 (LOW)に保持されGATE 3 も 0 (LOW)を継続して出力し、スイッチ素子 S 3 はオフ状態を継続する。また、GATE 3 Aが 1 (HIGH)となっている時点t 1 において、OCが 0 (LOW)になると、タイマカウンタ72はその時点の出力状態を保持してGATE 3 Aは 1 (HIGH)の状態を継続し、GATE 3 も 1 (HIGH)を継続し、GATE 3 も 1 (HIGH)を継続し、GATE 3 も 1 (HIGH)を継続しスイッチ素子 S 3 はオン状態を継続する。

【0015】本実施例によれば、インバータの交流出力が過電流となったとき、スイッチ素子S1とS4をオフにして過電流のしゃ断を行うと共にスイッチ素子S2とS3のスイッチ状態を変化させないようにして、スイッチ素子S2とS3では過電流のしゃ断を行わないように20することができる。

【0016】本発明の請求項2に対応する実施例を図2(a)に示す。本実施例も図4に示す中性点クランプ式インバータのゲート駆動部18の詳細構成を示したもので、タイマカウンタ71~74は前述と同じものであるが、その周辺回路が異なっている。すなわち、タイマカウンタ72の入力端子INはオア回路58の出力に接続され、オア回路58にはノア回路57とアンド回路59の出力が接続され、ノア回路57にタイマカウンタ73の出力GATE1と過電流検出信号OCが入力され、アンド回路59にはノット回路77の出力GATE13Bと過電流検出信号OCが入力される構成としている。

【0017】上記構成において、OCが1 (HIGH) のとき、ノア回路57のゲートが禁止されると共にアンド 回路59のゲートが開かれ、オア回路58を介してPWM信号GATE13Bがタイマカウンタ72の端子INに入力され、ゲート駆動部は従来と同様に動作する。

【0018】ここで、図2(b)に示すように、GATE1Aが1(HIGH)に立上った直後t2にOCが0(LOW)に変化すると、GATE1は前述と同様にし40で最小パルス幅Tminを確保して0(LOW)となりスイッチ素子S1をオフにして過電流をしや断する。GATE1が0(LOW)になるとノア回路57の出力が1(HIGH)となりオア回路58を介してタイマカウンタ72のINが1(HIGH)となりクロックパルスのカウントが開始される。そして遅れ時間Td後にGATE3Aが1(HIGH)となり、タイマカウンタ74の出力GATE3が1(HIGH)となってスイッチ素子S3はオン状態となる。

【0019】また、GATE13Bが1 (HIGH) に立 50 上っている時点t1でOCが0(LOW) に変化する

Я

と、タイマカウンタ72はGATE1が0 (LOW) にな った時点から遅れ時間Td 後にGATE3Aを1(HI GH)にしてその状態を継続する。本実施例によれば、 インバータの交流出力が過電流になったとき、スイッチ 素子S1 とS4 をオフにして過電流をしゃ断すると共に スイッチ素子S2 とS3をオンにして過電圧保護を行う ことができる。

【0020】本発明の請求項3に対応する実施例を図3 に示す。本実施例の場合も、全体構成は図4と同じであ るが、電圧基準出力部10とゲート駆動部18,19の構成が 10 図3(a)(b)に示すように異なっている。電圧基準 出力部10は、コントローラ10aと正負分離部10bとの間 に過電流検出信号OCで動作する切換スイッチ10cが設 けられ、OCが検出されたとき電圧基準を零にする。ゲ ート駆動部18はOCに無関係に従来の通常運転の動作を 行う。

【0021】上記構成において、OCが1 (HIGH) のとき、切換スイッチ10 cはA-C間を閉路し、コント ローラ10cから出力される電圧基準Vref がそのまま正 負分離部10bへ入力され、従来と同様の運転が行われ る。ここで、OCがO(LOW)に変化すると、切換ス イッチ10 c は B - C 間を閉路して 0 レベルの電圧基準を 出力する。これにより Vref-p 、 Vref-N は共に Oにな りコンパレータ16,17から出力されるPWM信号GAT E13、GATE42は共に0 (LOW) となる。GATE 13が0になるとGATE1Aが0になり、更にGATE 1が0になってスイッチ素子S1がオフする。一方、G ATE13が0になるとタイマカウンタ72がスタートしー 定時限後にGATE3Aを1とし、タイマカウンタ74を 介してGATE3を1とし、スイッチ素子S3 をオンに 30 する。

【0022】本実施例によれば、インバータの交流出力 が過電流になったとき、スイッチ素子S1 とS4 をオフ にして過電流をしゃ断すると共に、スイッチ素子S2 と S3をオンにして過電圧保護を行うことができる。

[0023]

【発明の効果】本発明によれば2組のスイッチ索子の直 列回路で成る正側アームと負側アームを直列接続して直 流電圧源の正負間に接続すると共に正側アームと負側ア ームの接続点から交流出力を得るブリッジ回路を備え、 前記正側アームと負側アームの2組のスイッチ素子の直 列接続点を前記直流電圧源の中性点電位にクランプする ダイオードをそれぞれ接続した中性点クランプ式インバ ータにおいて、過電流をしゃ断するときに、交流出力側 に接続されたスイッチ素子を過電圧から保護することが でき、信頼性の向上した中性点クランプ式インバータを 提供することができる。

【図面の簡単な説明】

【図1】本発明の請求項1に対応する実施例で、(a) は要部構成図、(b)はタイムチャート

【図2】本発明の請求項2に対応する実施例で、 (a) は要部構成図、(b) はタイムチャート

【図3】本発明の請求項3に対応する実施例で、(a) は電圧基準出力部、(b)はゲート駆動部

【図4】本発明の適用される中性点クランプ式インバー タの全体構成図

【図5】(a)は従来装置の要部構成図、(b)はその 20 タイムチャート

【図6】インバータ主回路の過電流しゃ断モード図で、

(a) はしゃ断前、(b) はしゃ断後

【図7】インバータ主回路の過電流しゃ断モード図で、

(a) はしゃ断前、(b) はしゃ断後

【図8】過電流しゃ断時におけるスイッチ素子の電圧波 形図で、(a) はスイッチ素子S1 でしゃ断したとき、

(b) はスイッチ素子S2 でしゃ断したとき

【符号の説明】

1…交流電源

2…コンバータ

3, 4…コンデンサ

5…インバータ

6…交流電動機

7…速度検出器

8…電流検出器

9…過電流検出器

10…基準電圧出力部

14…クロック発生部

10 c …切換スイッチ

15…キャリア発生部

16、17…コンパレータ

18, 19…ゲート駆動部


57…ノア回路

58…オア回路


71~74…タイマカウンタ 59, 75, 78…アンド回路

77…ノット回路


【図1】




【図2】




【図3】







【図4】




【図5】




【図6】




[図7]



[図8]



VP 1 VN -----



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.